---

DANH SÁCH PROJECT

---

TT	Tên	Trạng thái	Mô tả	Nhóm
1	SystemC Beginner	Hoàn thành (2019.07.28)	- Hiểu về High Level Design - Hiểu về mô tả SystemC code khả tổng hợp (CA model) - Hiểu các tổng hợp, chạy mô phỏng và debug waveform cơ bản - Hiểu về các loại TLM socket - Thực hành trên ví dụ Simple CPU Mã nguồn trên Github	Lê Hoàng Vân Trương Công Hoàng Việt
2	UVM System Verilog Beginner	Hoàn thành (2019.09.01)	- Hiểu về môi trường UVM và các thành phần của môi trường UVM - Build một môi trường UVM cho lõi IP UART-APB - Thực hiện test và debug - Thực hiện coverage Mã nguồn trên Github	Phạm Thanh Trâm Trương Công Hoàng Việt Hoàng Đức Đoàn Nguyễn Sinh Tơn
3	UVM SystemC Beginner	Đang thực hiện	- Hiểu về môi trường UVM SystemC và các thành phần của môi trường UVM - Build một môi trường UVM SystemC - Thực hiện test và debug - Thực hiện coverage	Trương Công Hoàng Việt Lê Hoàng Vân
4	System Verilog for Synthesis	Đang thực hiện	- Tìm hiểu về các thành phần của ngôn ngữ System Verilog (SV) dành cho việc mô tả RTL code tổng hợp được - Nghiên cứu các điểm mới của SV so với Verilog thuần túy - So sánh giữa SV và Verilog để làm rõ các ưu nhược điểm khi dùng các thành phần mới của SV để mô tả RTL code	Nguyễn Hoàng Tâm

---

GIỚI THIỆU VỀ PROJECT

---

VLSI technology bắt đầu ý tưởng thực hiện các Project ngắn hạn  từ đầu năm 2019. Mục tiêu chính là tập hợp các thành viên làm việc trong lĩnh vực vi mạch để cùng nghiên cứu, học tập và nâng cao trình độ; Đồng thời, góp phần tạo ra nguồn tài liệu tiếng Việt cho cộng đồng vi mạch trong nước.

Các project ngắn hạn là các project mở, được thực hiện dựa trên nhu cầu học tập và đề xuất của các thành viên. Đây là các project phi lợi nhuận. Toàn bộ dữ liệu liên quan đến project sẽ được chia sẻ và đăng tải công khai vào thời điểm thích hợp trên trang VLSI technology kèm danh sách đầy đủ của các thành viên tham gia.

Nếu bạn mong muốn cùng thảo luận, học tập và làm các project ngắn hạn về lĩnh vực vi mạch hãy liên lạc với tôi qua email nguyenquan.icd@gmail.com.

Hình thức thực hiện project:

• Gặp mặt định kỳ 1 tuần 1 lần để trao đổi, thảo luận và cùng thực hiện.
• Lập nhóm thảo luận qua Zalo
• Dữ liệu trong quá trình làm việc được chia sẻ đến tất cả các thành viên

Tiêu chuẩn của thành viên tham gia project:

• Không cần có kinh nghiệm
• Có tinh thần tự học và chia sẻ kiến thức đến cộng đồng

Lợi ích của các thành viên tham gia:

• Được tiếp cận và sử dụng toàn bộ dữ liệu liên quan đến project ngay từ đầu
• Nâng cao trình độ và kiến thức
• Được phép liệt kê project như một kinh nghiệm làm việc vào CV.